台积电（TSMC）在 2025 年北美技术论坛上，正式公布了下一代 A14 制程工艺。这项新技术计划于 2028 年投产，目前开发进展顺利，良品率高于预期。
A14 制程工艺采用第二代 GAA 晶体管，并通过 NanoFlex Pro 技术进一步提升灵活性。不过，首发版本不支持超级电轨（SPR）架构，即背面供电技术。台积电计划在 2029 年推出加入背面供电的版本，以满足高性能客户端和数据中心应用的需求。
与即将于今年下半年投产的 N2 技术相比，A14 制程在相同功耗下，能使 AI 芯片速度提升 15%；在生产相同速度的 AI 芯片时，功耗可降低 30%。同时，A14 制程的逻辑晶体管密度较 N2 工艺提升超过 20%。
NanoFlex Pro 技术是 A14 系列的主要优势之一。该技术为芯片设计人员提供灵活的标准元件，通过微调晶体管配置，实现特定应用或工作负载的最佳性能、能耗和面积（PPA）指标。相比 N2 支持的 NanoFlex 技术，NanoFlex Pro 预计将带来更精确的控制。
作为全球最大的芯片代工厂商，台积电的客户包括苹果、AMD 和英伟达等科技巨头。随着人工智能热潮的兴起，科技公司大力建设 AI 数据中心，对人工智能芯片的需求持续增长。台积电预计，到 2030 年前，整个半导体行业的营收将轻松超过 1 万亿美元。
台积电董事长魏哲家博士强调：“A14 不仅代表着晶体管密度的提升，更是系统级创新的里程碑。它将推动数十万亿美元规模的终端产品加速向智能化演进。”
为满足 AI 芯片对海量数据的处理需求，台积电还同步推出两项先进封装技术：2.5D CoWoS 高密度集成和 3D 晶圆级系统（SoW-X）。其中，9.5 倍光罩尺寸的 CoWoS 技术计划于 2027 年实现量产，可将 12 颗及以上 HBM 高带宽存储器与逻辑芯片集成于单一封装；SoW-X 采用全新 Chip-Last 流片工艺，计划于 2027 年实现单晶圆级系统生产，承载计算能力超越当前产品 40 倍。
AMD 已计划将基于 Zen 6 架构的第六代 EPYC 服务器芯片（代号 Venice）与 A14 制程结合，抢占 AI 数据中心市场。苹果也据悉为 A14 预留产能，拟用于 2026 年旗舰移动设备，增强影像处理和 AI 功能的本地化运算能力。
资料来源：综合报道；图片来源：台积电官网
